Digital Systems Design with Verily

$30-250 USD

Cerrado

Publicado

hace más de 8 años

$30-250 USD

Pagado a la entrega

Project description in pictures, willing to pay up to 80$, should be done before december 11/12

Verilog / VHDL

ID del proyecto: 9073574

Información sobre el proyecto

4 propuestas

Proyecto remoto

Activo hace 8 años

¿Buscas ganar dinero?

Dirección de email

Beneficios de presentar ofertas en Freelancer

Fija tu plazo y presupuesto

Cobra por tu trabajo

Describe tu propuesta

Es gratis registrarse y presentar ofertas en los trabajos

4 freelancers están ofertando un promedio de $95 USD por este trabajo

@loi09dt1

A proposal has not yet been provided

$80 USD en 3 días

4,9

(111 comentarios)

6,5

@kamranbabarnust2

I can do this task for you.I can do this task for you.I can do this task for you.I can do this task for you.I can do this task for you.

$80 USD en 3 días

4,8

(97 comentarios)

6,2

@sujithkuroor

Experienced Designer...Can do this work perfectly..Pls award...........................................................................................Pls see my reviews

$66 USD en 3 días

5,0

(4 comentarios)

0,2

@miaraichel

A proposal has not yet been provided

$155 USD en 3 días

0,0

(0 comentarios)

0,0

Publica un proyecto como este

Sobre este cliente

Beirut, Lebanon

5,0

Forma de pago verificada

Miembro desde dic 4, 2015

Verificación del cliente

Otros trabajos de este cliente

Excel Document

$30-250 USD

design a transport protocol with report 50$

$30-250 USD

Communication Systems Project Matlab

$30-250 USD

Build a VoIP Android Application with ZRTP Encryption

$250-750 USD

Implement Conference Calling on the Signal Application (GitHub)

$30-250 USD

Trabajo anterior

Siguiente trabajo

Trabajos similares

Advanced ElectricalSeeking Electrical Engineers Proficient in MATLAB, VHDL, and Power Systems for Long-Term Collaboration

$8-15 USD / hour

FPGA Board Hardware Implementation

₹12500-37500 INR

Design and Simulate multipliers in Circuitverse and Logisim

$30-250 USD

Basic Logic Gates VHDL Circuit Design -- 2

₹750-1250 INR / hour

RTL Knowledge for Integrated Circuit Design

₹12500-37500 INR

EDA Flow Interface Development

$15-25 USD / hour

Fast NTT Implementation Using Xilinx Artix-7 -- 2

₹1500-12500 INR

Verilog Expert for NTT Design Optimization

₹1500-12500 INR

Converting c++ project to verilog using HLS vitis and run on FPGA device

$250-750 USD

Magic Tool VLSI Circuit Optimization Specialist

$10-30 USD

Publica un proyecto como este