Foto de portada de perfil
Ahora estás siguiendo a
Error al seguir a usuario.
Este usuario no permite que los usuarios lo sigan.
Ya estás siguiendo a este usuario.
Tu plan de membresía solo permite 0 seguimientos. Mejora tu membresía aquí.
Dejaste de seguir correctamente a
Error al dejar de seguir al usuario.
Has recomendado exitosamente a
Error al recomendar al usuario.
Algo salió mal. Por favor, actualiza la página e intenta de nuevo.
Email verificado correctamente.
Avatar del usuario
$15 USD / hora
Bandera de EGYPT
cairo, egypt
$15 USD / hora
Aquí son las 6:39 p. m.
Se unió el noviembre 14, 2013
0 recomendaciones

Abdulrahman A.

@aahmed88

0,0 (0 comentarios)
0,0
0,0
0%
0%
$15 USD / hora
Bandera de EGYPT
cairo, egypt
$15 USD / hora
N/A
Trabajos finalizados
N/A
Dentro del presupuesto
N/A
A tiempo
N/A
Tasa de recontratación

Digital Design Engineer (+5 Experience years)

[July 2014 to present] Digital design engineer at Varkon Semiconductors from. Verilog and VHDL implementation of various digital blocks in the physical layer of different communication standards and customized transceivers. [October 2011 to January 2014] Digital Design Engineer at SilMinds: Design and Implement interfaces for different decimal floating-point arithmetic cores on XilinxVirtex 5 FPGA using Verilog. Integrate and validate SilMinds decimal floating-point Coprocessor with SilMinds APIs on Xilinx Building the required software using C programming language for verifying the performance of the decimal floating-point arithmetic cores. [July 2014 to January 2016] Research Assistant at Faculty of Engineering Cairo University [January 2011 to October 2011] Embedded system Engineer at Bio-Business.

Contacta Abdulrahman A. sobre tu trabajo

Inicia sesión para comentar cualquier detalle por chat.

Portafolio

3007500
3007500

Comentarios

Cambios guardados
¡No hay comentarios para ver aquí!

Experiencia

Digital Design Engineer

Wasiela
jul 2014 - nov 2016 (2 años, 4 meses)
Verilog and VHDL implementation of various digital blocks in the physical layer of different communication standards:  Understand the standard and system model of the blocks required to be implemented.  Analyze the block and find a suitable architecture for the design.  RTL coding using Verilog or VHDL with functional simulation for the designed block.  FPGA synthesis, static timing analysis and optimization.  Gate level simulation.  Create a detailed document for the design.

Digital Design Engineer

SilMinds
oct 2011 - ene 2014 (2 años, 3 meses)
Design and Implement interfaces for different decimal floating-point arithmetic cores on XilinxVirtex 5 FPGA using Verilog. Integrate and validate SilMinds decimal floating-point Coprocessor with SilMinds APIs on Xilinx Virtex-5 FPGA. Implement different pipelined benchmarks using SilMinds decimal floating-point IPs on both simulation and on chip.  Building the required software using C programming language for verifying the performance of the decimal floating-point arithmetic cores.

Educación

Bachelor of Science

Cairo University, Egypt 2005 - 2010
(5 años)

Calificaciones

Electronic Digital Designer

Mentor Graphics
2011
I have attended a course provided by Mentor Graphics

Publicaciones

xxxx

xxxxx
xxxx

Contacta Abdulrahman A. sobre tu trabajo

Inicia sesión para comentar cualquier detalle por chat.

Verificaciones

Freelancer preferente
Identidad verificada
Pago verificado
Teléfono verificado
Email verificado
Facebook conectado
Usuario anterior Usuario siguiente
¡Invitación enviada correctamente!
¡Gracias! Te hemos enviado un enlace para reclamar tu crédito gratuito.
Algo salió mal al enviar tu correo electrónico. Por favor, intenta de nuevo.
Usuarios registrados Total de empleos publicados
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2024 Freelancer Technology Pty Limited (ACN 142 189 759)
Cargando visualización previa
Permiso concedido para Geolocalización.
Tu sesión de acceso ha expirado y has sido desconectado. Por favor, inica sesión nuevamente.