En curso

Write some Software

Adjudicado a:

burhanmudassar

Over 2.5 years of experience in Verilog RTL Design, Microcontroller Projects and Algorithm Design in MATLAB in Industry and Academia. My past projects include: - PHY Layer Design on FPGA for Software Defined Radio P Más

₹700 INR en 1 día
(2 comentarios)
1.4

7 los freelancers están ofertando un promedio de ₹1762 para este trabajo.

₹3200 INR en 1 día
(88 comentarios)
6.6
₹1600 INR en 1 día
(33 comentarios)
4.7
₹1800 INR en 1 día
(2 comentarios)
3.5
meganachunchu

Please review my profile and lets discuss about task and work, My price is negotiable we can discuss

₹1050 INR en 1 día
(11 comentarios)
3.2
shubhamagarwal3

A proposal has not yet been provided

₹650 INR en 3 días
(0 comentarios)
0.0
₹3333 INR en 1 día
(0 comentarios)
0.0